实习时刻有望收缩至几分钟！台积电或将出产Cerebras的“超等”AI芯片

按照DIGITIMES报道，台积电在推出3D SoIC后端处过后，还开拓了首要用于超等计较AI芯片的InFO_SoW（晶圆上体系）技能，并有望在两年内以InFO（集成式扇出封装技能）衍生的工艺开始量产。

此前，台积电已与Cerebras告竣相助，InFO衍生的工艺开始量产意味着台积电也许在两年内开始贸易化出产专用于超等计较机的AI芯片。这款从客岁推出就备受瞩目标超等AI芯片若进入贸易化，呆板进修或将迈入新台阶。

图片源自于pxhere

制造“超等”AI芯片，面对互连困难

此次台积电打算出产的AI芯片，着实是由一家初创人工智能公司Cerebras Systems在客岁推出的天下上最大的半导体芯片，该芯片拥有1.2万亿个晶体管，40万个焦点，面积为46225平方毫米，片上内存18G，是今朝面积最大芯片英伟达GPU的56.7倍，并多78个计较内核。

按照Cerebras的说法，该芯片是今朝独一的万亿级晶体管晶圆级处理赏罚器，基于该芯片推出的CS-1体系可以提供比其他体系更少的空间和功耗的计较机能，相等于尺度数据中心机架的三分之一，同期间替对数十万个GPU的需求。

图片源自Cerebras官网

Cerebras之以是推出这款AI芯片，首要是针对深度进修的事变负载。当今人工智能的成长受实习模子所需耗费时刻的限定，怎样收缩实习时刻是整个行业配合面对的题目。今朝大大都芯片都是在12英寸的硅晶圆上制成的芯片的荟萃，并在芯片工场批量加工，但Cerebras芯片却是回收互连的要领将全部内核放在统一块硅晶圆上，使得数据移动快速且低功耗。

另一方面，Cerebras将所需的数据存储在处理赏罚器芯片上而非单独的存储芯片上，这也就意味着，该款芯片能将本来必要几个月的逊??短到几分钟，推理手段也更强。

全部这些改造，都指向制造出尽也许大的芯片。但芯片越大，也许呈现的缺陷也就越多。这就要求在制造该款芯片的进程中，尽也许办理一些困难。譬喻，光刻器材是旨在将其特定的图案一遍又一各处投射到较小的矩形框内，因为在晶圆的差异位置刻蚀差异图案的本钱和难度，限定了在统一个晶圆上构建差异的体系。

对付这款超等计较芯片而言，最大的挑衅在于芯片互连。这要求芯片制造商可以或许在每个芯片周围留下空缺硅的窄边，这一窄边称为划线。基于这一困难，Cerebras与台积电睁开了相助。

台积电先辈封装技能有望实现“超等”AI芯片量产

在台积电与Cerebras的相助中，其集成式扇出封装技能（InFO）施展着重要浸染。

集成式扇出封装技能到底是什么呢？

从技能特点来看，先辈的晶圆封装技能分为扇入型（Fat-in）和扇出型（Fan-out）两种，传统的晶圆级封装多回收扇入型布局，完成再布线并形成与外部互连的焊球，首要应用于I/O引脚数目较少的集成电路芯片。但跟着终端用户对产物机能的要求日趋增多，摩尔定律下工艺节点不绝推进，满意要求的芯片必要更多的I/O引脚，传统扇入型封装已不切合要求，扇出型晶圆级封装方法应运而生。

扇出型封装打破I/O引出端数量标限定，通过晶圆重构增进单个封装面子积，之后应用晶圆级封装的先辈制造工艺完成多层再布线和凸点制备，切割疏散后获得可以或许与外部带机能互连的封装体。

图片源自台积电官网

差异厂商的技能各有差别，就台积电而言，在扇出型晶圆封装规模开拓出了集成式扇出封装技能（InFO），并于2014年公布量产。台积电回收的扇出型封装技能，舍弃了本来扇入型封装所行使的印刷电路版，直接将NAND、逻辑IC、RF射频等器件嵌入晶圆，这就意味着，依赖扇出型封装技能所获得的芯片厚度和本钱都镌汰。

按照台积电的说法，其扇出型封装技能使芯片厚度镌汰20%，本钱低落30%，同时互连功耗低落15%。以较小的功耗实现庞大的毗连性，这正是超等计较AI芯片所需办理的题目。

尽量扇出型封装技能比扇入型封装先辈，但思量到安详性等身分，今朝市场上只有手机应用处理赏罚器行使扇出型封装，CPU和逻辑IC等依然行使扇入型封装。基于其本钱与厚度上风，将来，也许会有越来越多的芯片回收扇出型封装技能。此次台积电与Cerebras的相助，也为扇出型封装技能开辟了新市场。

（编辑：河北网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!