助力下一代ASIC创新 英特尔推出采用CHIPLET封装技术的业界最大容量FPGA

至顶网计较频道 11月21日 消息动静（文/李祥敬）：克日，全新英特尔Stratix 10 GX 10M FPGA量产。该产物是环球密度最高的FPGA，并基于现有的英特尔Stratix 10 FPGA架构以及英特尔先辈的嵌入式多芯片互连桥接（EMIB）技能。英特尔Stratix 10 GX 10M FPGA操作EMIB技能融合了两个高密度英特尔Stratix 10 GX FPGA焦点逻辑晶片（每个晶片容量为510万个逻辑单位）以及响应的I/O单位。

英特尔Stratix 10 GX 10M FPGA拥有1020万个逻辑单位，其密度约为Stratix 10 GX 1SG280 FPGA的3.7倍，IO毗连是其2倍，平等容量下功耗低落40%。后者为原英特尔Stratix 10系列中元件密度最高的装备。最大容量FPGA对付客户来说的代价是显而易见的，可是站在FPGA供给商的态度，这也表现出了英特尔的技能率领职位。

英特尔收集和自界说逻辑奇迹部副总裁兼FPGA和电源产物营销总司理Patrick Dorsey暗示，这款最大容量的FPGA可以或许被计划、制造并交付，得益于英特尔的EMIB（嵌入式多芯片互连桥接）封装技能实现多颗晶片单个封装，同时实现快速的新品上市交付。“英特尔的EMIB技能只是多项IC工艺技能、制造和封装创新中的一项，正是这些创新的存在，让英特尔得以计划、制造并交付今朝天下上密度最高（代表计较手段）的FPGA。”

英特尔Stratix 10 GX 10M FPGA是第一款行使EMIB技能并在逻辑和电气大将两个FPGA结构晶片团结到一路的英特尔FPGA，实现高达1020万个逻辑单位密度。在该装备上，数万个毗连通过多颗EMIB将两个FPGA结构晶片举办毗连，从而在两个单片FPGA结构晶片之间形成高带宽毗连。

早年，英特尔行使了EMIB技能将I/O和内存单位毗连到FPGA结构晶片，从而实现了英特尔Stratix 10 FPGA家属的局限和种类不绝扩张。譬喻，英特尔Stratix 10 MX装备集成了8GB或16GB的EMIB相连的3D堆叠HBM2 SRAM单位。最近宣布的英特尔Stratix 10 DX FPGA则集成了EMIB相连的P tile，具备PCIe 4.0兼容手段。

对付将两个FPGA晶片封装在一路的计划，Patrick暗示，从制造工艺角度角度看，一个晶片尺寸太大了，这个尺寸不匹配今朝晶片出产模具，以是我们把它一分为二。有一点值得留意的是我们全部的FPGA都是多晶片的封装，但Stratix 10 GX 10M是独逐一个把两个FPGA逻辑晶片封装在一路的产物。

从技能最优的角度看，单FPGA逻辑晶片是首选，但Stratix 10 GX 10M从尺寸上无法选择单晶片。这款新品FPGA成果很是强盛，当你把这么多成果放在一个封装里散热也许会是一个困难，但Stratix 10 GX 10M所针对的ASIC原型计划和仿真市场，凡是并不必要运行太快的速率，以是这个题目并不严峻。虽然用户也可以选择让这款FPGA高速运行，英特尔拥有先辈的液体冷却技能帮忙散热计划。

英特尔Stratix 10 DX FPGA中行使的P tile是兼容 PCIe 4.0的PCI-SIG体系集成装备清单中的首款组件级装备。最近宣布的英特尔Agilex FPGA 中也同样细麋集成了同款P tile，因而也能兼容PCIe 4.0装备。英特尔Stratix 10 DX和英特尔Agilex FPGA中行使的P tile是这一应用的又一绝佳典型，它展示了诸如EMIB的先辈制造和出产技能，以及怎样让英特尔将一系列新产物快速推向市场，并投入全面出产。

在Patrick看来，用来制造英特尔Stratix 10 GX 10M FPGA的半导体和封装技能，并不只仅是为了制造天下上最大型的FPGA，这只是一个附加值，尽量相等重要，但并不是最重点。重点在于这些技能让英特尔可以或许通过整合差异的半导体晶片，包罗FPGA、ASIC、eASIC布局化ASIC、I/O单位、3D堆叠内存单位和光子器件等，用于将险些任何范例的装备整合到封装体系（SiP）中，以满意特定的客户需求。这些先辈技能互相团结，组成了英特尔奇异、创新且极具计谋性的上风。

同时，Stratix 10 GX 10M FPGA支持oneAPI。本日的计较架构并不但范围于CPU，还包罗GPU、FPGA以及专用的AI芯片。英特尔oneAPI可以或许简化跨CPU、GPU、FPGA、人工智能和其余加快器的各类计较引擎的编程开拓。

仿真和原型计划体系旨在辅佐半导体厂商在芯片制造前发明和停止价钱奋发的软硬件计划缺陷，从而节减数百万美元。芯片在制造完成后修复硬件计划缺陷的本钱要高得多，凡是必要昂贵的从头计划用度。当装备制造出来并交付给终端客户，办理这些题目的本钱乃至会更高。正由于风险云云之高，且有也许节减的用度云云之多，这些原型计划和仿真体系为IC计划团队带来了实其着实的代价。仿真和原型计划体系的行使已经越来越遍及，由于在经济风险云云之高的环境下，没有哪个计划团队认真人敢于忽视这项审慎的验证性投资。

ASIC原型计划和仿真市场对当前最大容量的FPGA需求分外火急。稀有家供给商提供商用现成（COTS）ASIC原型计划和仿真体系，对付这些供给商而言，可以或许将当前最大的FPGA用于ASIC仿真和原型计划体系中，就意味着得到了庞大的竞争上风。

另外，包罗英特尔在内的许多大型半导体公司都开拓了自界说原型计划和仿真体系，并在流片前行使该体系来验证自身最大局限、最伟大、风险最高的ASSP和SoC计划。ASIC仿真和原型计划体系可以辅佐计划团队大幅低落计划风险。因此，包罗英特尔Stratix 10 FPGA和更早的Stratix III、Stratix IV和Stratix V装备在内的英特尔FPGA，十多年来一向被用做许多仿真和原型计划体系的基本装备。

Patrick表明说，ASIC仿真和原型计划体系支持许多与IC和体系开拓相干的事变，包罗：行使真实硬件的算法开拓；芯片制造前的早期SoC软件开拓；RTOS验证；针对硬件和软件的极度前提测试；持续计划迭代的回归测试。

行使最大型的FPGA，就可以或许在尽也许少的FPGA装备中纳入大型ASIC、ASSP和SoC计划。英特尔Stratix 10 GX 10M FPGA是用于此类应用的一系列大型FPGA系列中的最新装备。该款全新的英特尔Stratix 10 FPGA支持仿真和原型计划体系的开拓，合用于耗用亿级ASIC门的数字IC计划。英特尔Stratix 10 GX 10M将赋能下一代5G、AI、收集ASIC验证，同时其现已支持英特尔Quartus Prime软件套件。该套件回收新款专用IP，明晰支持ASIC仿真和原型计划。

对付FPGA、eASIC和ASIC的选择，Patrick说，他们都是定制范例的芯片，针对差异的应用场景，各有所长。当把FPGA可一再编程的成果去掉，可以得到更小的晶片尺寸，实现低功耗和更低的本钱。对付不需FPGA可一再编程这种机动性成果的客户来说，eASIC和ASIC都可以供客户选择。eASIC不会是低功耗或低本钱的最佳选择，但它能帮客户实现从eASIC到ASIC的快速实现。就速率上来说ASIC比 eASIC更快，客户可以在ASIC上实现更多的定制。对付高机能和速率来说，ASIC比eASIC更快也有更好的机能。但eASIC的NRE更低，研发和计划时刻更短。“客户可以按照本身的需求如可一再编程、低功耗或低本钱等成果来选择差异的产物。”

（编辑：河北网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!