谷歌研究职员操作深度强化进修来优化芯片计划

在最近颁发在《arXiv上》的一篇题为 "通过深度强化进修举办芯片机关（Chip Placement with Deep Reinforcement Learning） "的论文中，谷歌的团队将芯片机关题目定位为强化进修（RL）题目。然后，实习好的模子将芯片block（每个芯片block都是一个独立的模块，如内存子体系、计较单位或节制逻辑体系）安排到芯片画布上。

确定芯片block的机关，这个进程被称为芯片机关筹划，是芯片计划进程中最伟大和最耗时的阶段之一，它涉及到将网表安排到芯片画布（2D网格）上，这样可以使功率、机能和面积（PPA）最小化，同时遵守密度和布线拥塞方面的限定。尽量在这个题目上已经举办了数十年的研究，但如故必要人类专家举办数周的迭代，以发生满意多方面计划尺度的办理方案。

深度强化进修模子的输入是芯片网表、当前要安排节点的ID和一些网表元数据。网表图和当前节点通过一个基于边沿的图神经收集来天生部门安排的图和候选节点的嵌入。

然后，前馈神经收集将其作为一个聚合输入，输出一个进修到的暗示要领，该要领可以捕获有效的特性，并辅佐在全部也许的网格单位中天生一个概率漫衍，通过计策收集可以将当前节点安排在该节点上。整个进程可以用下面的GIF来封装。左边的芯片表现了从新举办的宏安排，右边的芯片则是对一些初始安排举办微调。

通过这种配置，研究职员展示了服从和安排质量的进步，并暗示对付一小我私人类专家必要数周时刻的进程，用他们实习有素的ML模子在6个小时内完成。

我们的方针是将PPA（功率、机能和面积）降到最低，我们表白，在6个小时内，我们的要领可以发生出在当代加快器网表上的超人类或可比性的安放，而现有的基线必要人类专家在轮回中举办，必要几周的时刻。

瞻望将来，该团队以为，其模子展示了一种强盛的自动芯片机关要领，可以大大加速芯片计划的速率，这也是针对任何芯片机关题目，这将使芯片计划进程的早期阶段也能实现协同优化。

本文素材来自互联网

（编辑：河北网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!