台积电5nm晶体管密度比7nm进步88％

台积电尚未发布5nm工艺的详细指标，只知道会大局限集成EUV极紫外光刻技能，不外在一篇论文中披露了一张晶体管布局侧视图。

WikiChips颠末说明后预计，台积电5nm的栅极间距为48nm，金属间距则是30nm，鳍片间距25-26nm，单位高度约为180nm，照此计较，台积电5nm的晶体管密度将是每平方毫米1.713亿个。

对比于初代7nm的每平方毫米9120万个，这一数字增进了足足88％，而台积电官方宣传的数字是84％。

固然这些年摩尔定律徐徐失效，固然台积电的工艺常常面对质疑，但不得不服气台积电的推进速率，要知道16nm工艺量产壹贝偾不到5年前的工作，当时辰的晶体管密度才不外每平方毫米2888万个，5nm已经是它的险些六倍！

其它，台积电10nm工艺的晶体管密度为每平方毫米5251万个，5nm是它的近3.3倍。

本文素材来自互联网

（编辑：河北网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!