西部数据新发两款自主RISC-V核心：免费开放

提及西部数据，各人第一个想到的必定是硬盘，但着实在CPU处理赏罚器规模，西数也是钻研颇深，2018年底就宣布了基于RISC-V指令集的自主通用架构SweRV、开源的SweRV指令集模仿器(ISS)，并向第三方芯片厂商开放。

西数SweRV是一种32位次序执行架构，双路超标量计划，9级流水线，支持SMT同步多线程。

第一个版本Swe Core EH1回收台积电28nm工艺制造，运行频率高达1.8GHz，模仿机能可达4.9 CoreMark/MHz，略高于ARM A15。

本日，西数宣布了两款新的SweRV焦点产物SweRV Core EH2、SweRV Core EL2，都属于微节制器专用CPU。

SweRV Core EH2根基架构稳固，工艺进级为台积电16nm FinFET造，以得到机能、功耗、面积的最佳均衡，模仿机能晋升29％到达6.3 CoreMark/MHz，内核面积缩小39％仅为0.067平方毫米。

它依然可用于SSD节制器等规模，而更强的机能、更小的面积使其应用潜力更大。

SweRV Core EL2是一个超等精简版，照旧32位次序架构、16nm工艺，但改成单路超标量、4级流水线、单线程，内核面积只有戋戋0.023平方毫米，机能约3.6 CoreMarks/MHz。

它首要用于代替节制器SoC中的时序逻辑、状态机，它们都必需尽也许的小。

西数暗示，EH1、EH2、EL2焦点城市在近期呈此刻大量产物中，但没有透露详细名单(或者自家SSD主控?)，而这些焦点城市继承对外开放，以壮大RISC-V的生态。

另外，西数还宣布了基于以太网OminXtend的缓存同等性技能的硬件参考计划，开拓者可引入本身的芯片计划中，好比GPU、FPGA、呆板进修加快器等等。

西数已将此计划交给芯片同盟(Chips Alliance)，后者此后将认真OmniXtend协议的进一步开拓。

（编辑：河北网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!